Matriz de grade de pinos escalonados (SPGA)

Autor: Randy Alexander
Data De Criação: 24 Abril 2021
Data De Atualização: 25 Junho 2024
Anonim
Aplicação de Rebite - Baxmann
Vídeo: Aplicação de Rebite - Baxmann

Contente

Definição - O que significa Staggered Pin Grid Array (SPGA)?

Uma matriz de pinos escalonados (SPGA) é um estilo de soquete de circuito integrado ou pin-out com uma grade escalonada de pinos ao redor da borda dos soquetes, colocados como vários quadrados, um dentro do outro. A estrutura também é conhecida como quadrados de interseção.

O SPGA é geralmente usado em placas-mãe para processadores baseados nas plataformas Socket 5, Socket 7 e Socket 8.

Uma introdução ao Microsoft Azure e Microsoft Cloud | Neste guia, você aprenderá sobre o que é a computação em nuvem e como o Microsoft Azure pode ajudá-lo a migrar e administrar seus negócios a partir da nuvem.

Techopedia explica Staggered Pin Grid Array (SPGA)

Em uma matriz de grade escalonada de pinos (SPGA), os pinos são dispostos em linhas diagonais. O SPGA inclui duas matrizes quadradas de pinos, equilibradas em ambas as direções. Em outras palavras, os pinos estão dispostos para formar uma estrutura quadrada diagonal dentro do limite do quadrado. O SPGA inclui uma área no centro da embalagem na qual nenhum pino está disposto. Os pacotes SPGA são ideais para dispositivos que exigem uma densidade de pinos mais alta do que uma matriz de grade de pinos padrão (PGA) pode oferecer.

Os circuitos integrados iniciais tinham pinos organizados usando o PGA, que define os pinos em uma estrutura semelhante a uma grade. O avanço no design do processador e a demanda por mais pinos tornaram a PGA inadequada e desatualizada. O principal objetivo do SPGA era reduzir o tamanho do microprocessador quando mais pinos forem necessários. A estrutura SPGA é usada por processadores centralizados nas tecnologias Socket 5, Socket 7 e Socket 8.

A vantagem de usar uma formação SPGA em oposição às versões anteriores é que ela consiste em pinos mais próximos, permitindo assim mais pinos para uma área de superfície específica. Isso permite a diminuição do tamanho do microchip ou, em outras palavras, oferece melhor capacidade de transferência em um chip de tamanho semelhante.